• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1991002345A1
    申请号:PCT/JP1990/000958
    申请日:1990-07-26
    公开日:1991-02-21
    发明作者:Toyofumi Takahashi；Michitaka Miyoshi；Masahiro Otake；Satoshi Nishiumi
    申请人:Ricoh Co., Ltd.；Nintendo Co., Ltd.；
    IPC主号:G09G5-00
    专利说明:
    [0001] 明 細 書 画像処理装置 技術分野
    [0002] 本発明は動画だけでなく背景画 （又は静止画） も表示可能なテレ ビゲーム装置等に用いられる画像処理装置に関する。 従来技術
    [0003] 動画を画転させる技術としては、 特公昭 55- 45, 225号および特開 昭 51- 113, 529号 （対応 US P4, 026, 555 号） がある。 一方、 背景画 を回転させる技術としては、 第 1 7図に示す回路が知られている。 第 1 4図において、 画像処理ュニッ ト 101 には、 ランダムアクセス メモリ （以下、 「RAM」 という） から成るビデオ RAM (以下、 「V RAM」 という） 102 が接続されるとともに、 C P U103 力く 接続される。 C P U103 には、 背景画と動画の画像データに併せて この画像データを表示制御するための制御データを記憶した主メモ リ 104 が接続される。 主メモリ 104 に記憶された画像データは、 画 像処理ュニッ ト 101 を介して VRAM102 に転送される e C P U10 3 からの制御データに基づいて、 画像処理ュニッ ト 101 が VRAM 102 から適宜データを読み出してビデオ信号としてディスプレイ装 置 105 に出力して該データの画像を表示させる。 なお、 VRAM10 2 のア ドレスはディスプレイ装置 105 に表示される画像の水平方向 の位置と垂直方向の位置に対応し、 VRAM102 の各ア ドレスに上 記動画又は背景面 （場合によってはこれに加えて動画） の画像デー タが格納される。
    [0004] 上記従来テレビゲーム装置において、 所定の背景画を画転又は拡 大縮小させてディスプレイ装置 105 に表示させる場合、 ビデオ信号 の垂直哪線期閣中において、 VRAM102 に格納された元の背景画 の画像データ€)表示画面の水平方向位置 （以下 「水平位置— ） と垂 直方向 （以！ ^「垂直位置」 ） 位置に基づいて、 C P U103 が該背景 画を回転又は歡大縮小させた場合の水平位置及び垂直位置のそれぞ れを計箕 元の背景画の画像データを計算された水平位置及び垂 直位置に対応する VRAM102 のアドレスに書き込む。 その後、 画 像処理ュ 101 が水平走査期間中に VR AM102 に書き込まれ たデータを順 ビデオ信号に変換して、 ディスプレイ装置 105 に出 力する "
    [0005] 一方、 背景擊を拡大縮小する技術としては， 特開昭 60- 172088 号 (対応 U S P 475 70号 ) がある。
    [0006] しかしながら、 特公昭 55- 45225号または特開昭 51- 113529 号の技 術は、 背 ¾画 ©画転には使用できない。
    [0007] また、 第 1 :7図^す従来技術は、 背景画を画転又は拡大縮小さ せて表示させる場合、 C PU103 が画転又は拡大縮小させたときの 水平位置及び,直位置を計箕する必要があるために、 C P U103 の スループットが 下して C P U103 が他の画像処理を行うことがで きず、 背景 の画転又は拡大縮小の処理が比較的長い時間を要する 問題点があった。
    [0008] また、 上述のように背景画を回転又は拡大縮小の処理を行なう場 合、 V R A M 102 に格納された背景画の画像データを書き替えてい るので、 回転又は拡大縮小の処理前の元の背景画の画像データを保 存することができない。 従って、 例えば元の背景画を 30度ずつ繰り 返し回動させて結果的に元の背景画を計 360 度だけ画転 （ 1回転） させたとき、 各画動時の計算誤差が累積して元の背景画と異なる座 標位置に表示されるとともに背景画の形状が元の形状とは異なる図 形として表示されることになる。 すなわち、 上述のように元の背景 画を保存することができないので、 元の正確な位置に元の背景画と 同一の形状で表示ができない問題点があつた。
    [0009] さらに、 特開昭 60- 172088 号の技術は、 背景画を画転させながら 拡大縮小できず、 しかも回転処理と拡大縮小処理を共通の回路で実 現できない問題点があつた。 発明の概要
    [0010] それゆえに、 この発明の主たる目的は、 回転前と後で元の背景画 像が変形することなく、 全く同じ形状の背景画像を表示し得る、 画 像処理装置を提供することである。
    [0011] この発明の他の目的は、 背景画像の El転およびノ又は拡大縮小の 処理を C P Uの負担なく比較的高速で実行でき、 元の画像が変形す ることなく再現し得る、 画像処理装置を提供することである。 この発明のさらに他の目的は、 背景画像を回転させながら同時に 拡大縮小の処理を実現し得る、 画像処理装置を提供することである。 この発明は、 画転処理前め背景画像の表示位置に対応するァドレ スに背景画像の画像データを格納する記憶手段と、 回転処理の制御 データ _に基づいて背景画像の面転処理を行ったときの背景画像の表 示位置に対応する記憶手段のァドレスを演算する演算手段と、 演算 手段によって演算された記憶手段のアドレスに格納されている画像 データを読み鵾す読出手段と、 読岀手段によって読み出された画像 データに基づ て映像信号を発生する映像信号発生手段とを備えた こと ¾特徵とする
    [0012] 別の発明は H転及び拡大縮小処理前の背景画像の表示位置に対 応するァドレス 背景画像の画像データを格納する記憶手段と、 回 転及び拡大縮小処理の制御データに蓬づいて背景画像に対する回転 処理及び拡大縮小処理のうち少なくともいずれか 1つの処理を行つ たときの背景西像の表示位置に対応する上記記憶手段のァドレスを 演算する演算手段と、 上記演算手段によって演算された上記記憶手 段のァドレスに格納されている画像データを読み出す読出手段と、 上記読出芋段によって読み出された画像データに基づいて映像信号 を発 ¾する胸像信号発生手段とを備えたことを特徴とする。
    [0013] 以上のように構成することにより、 画像に対する回転 （及び/又 は拡大縮 j、） 理前において、 記憶手段が回転 （及び/又は拡大縮 小） 処理前の画像の表^位置に対応するァドレスに画像の画像デー タを格納する。
    [0014] 次に、 画像に対する画転 （及び/又は拡大縮小） 処理において、 演算手段が画転 （及び/又は拡大縮小） 処理の制御データに基づい て画像に対する回転 （及び/又は拡大縮小） 処理を行った時の画像 の表示位置に対応する記憶手段のァドレスを演算した後、 読出手段 が演算手段によって演算された記憶手段のァドレスに格納されてい る画像データを読出し、 映像信号発生手段が読出手段によって読出 された画像データに基づいて映像信号を発生する。 これによつて、 記憶手段によって格納された画像データの画像に対する回転処理 (及び/又は拡大縮小） 処理のうち少なくともいずれか 1つの処理 を行った時の映像信号が得られる。
    [0015] この発明によれば、 回転前と画転後で元の背景画像が変形するこ となく、 全く同じ形状の背景画像を表示できる。 また、 背景画像の HI転及び/又は拡大縮小処理を c p uの負担なく高速に実現でき、 元の画像の変形も生じない。
    [0016] この発明の上述の目的およびその他の目的： 特徴， 局面および利 点は、 添付図面に関連して行われる以下の実施例の詳細な説明から 一層明らかとなろう。 図面の簡単な説明
    [0017] 第 1図は本発明の一実施例であるテレビゲーム装置のブ αック図 である。
    [0018] 第 2図は V R A M 7内に格納される背景画データのうち V R A M エリアと表示画像ェリアとの関係を示す図解図である。
    [0019] 第 3図は第 2図の V R A Mエリア内の位置を示す座標 X , yのビ ッ ト構成を示す図である。
    [0020] 第 4図は ¥ AMのメモリマツプを示す図である。
    [0021] 第 5図は第' i図 © R A Mにおいて格納される背景画の色データ の格納状 Eを示す図である。
    [0022] 第 6図ば第 1 ¾の V R A M内の背景画キャラクタエリァ及び背景 画スクリーン ¾リアにおけるァドレス及びデータのビッ ト構成を示 す図である。 ：
    [0023] 第 7図は背景画の画転及び拡大縮小処理の原理を説明するための 図である。
    [0024] 第 8図は背景面ァドレス制御回路の詳細な回路図である。
    [0025] 第 9図および第 1 0図は背景画ァドレス制御画路の動作を示すタ ィ ミ ングチヤ トである。
    [0026] 第 1 1図は元の背景画像の表示例を示し、 第 1 2図ないし第 1 6 図はそれぞれそめ元の背景画像を拡大 ·回転 ·縮小もしくはこれら の組合せ処理 ¾t場合の表示例を示す。
    [0027] 第 1 Ί図は従来例のテレビゲーム装置のプロック図である。 発明を実施するための最良の形態
    [0028] 以下の実施 ftでは、 本発明の画像処理装置をテレビゲーム機に適 用した場合を H明するが、 本発明はラスタスキヤン方式等の C R T ディスプレイに接繞して使用されるゲーム以外の処理も目的とした パーソナルコンビ ータ等の各種の画像処理装置にも適用できるこ とを予め指擠 1>ておぐ。 第 1図は本発明の一実施例であるテレビゲーム装置のブロック図 である。
    [0029] 実施例の説明に先立ち、 この実施例が適用されるディスプレイを 説明する。 一般に、 テレビゲーム機に適用されるディスプレイは、
    [0030] R G Bモニタまたは標準テレビジョ ン受像機等のラスタスキャン型 C R Tディスプレイが用いられる。 その 1画面は、 256 X 256 ドッ トの画素 （ピクセル） に分割される。 但し、 垂直方向のドッ ト数は、 ブラウン管の曲面により上下の数ライ ンで正確に画像を表示できな い部分があるので、 実際にはそのライ ンを除いた 224 ドッ トが利用 される。 従って、 背景画 （及び/又は動画） の最小単位の 1キャラ クタが 8 X 8 ドッ トからなる場合は、 1画面で同時に 32 X 28 = 896 個のキャラクタを表示できる。
    [0031] このテレビゲームは、 プレイャの操作によっては個々に変化を与 えることのできない背景となる背景画 （または静止画） と、 ブレイ ャの操作または C P U 2の制御により移動する動画とが独立して制 御されるもので、 背景画と動画を合成したビデオ信号を C R Tディ スプレイ 8に出力して表示する画像処理ュニッ ト 1を備える。 特に、 画像処理ュニッ ト 1が背景画ァドレス制御回路 24を含み、 この回路 が背景画を画転及びノ又は拡大縮小処理時において、 背景画の画像 データが格納されている V R A M 7の読出ァドレスを演算処理によ つて求めて、 画像データに変化を加えることなく読出ァ ドレスを^ 化させるだけで回転及び/又は拡大縮小処理を行うことを特徴とし ている。 第 1図にお て、 テレビゲーム機の各種制御を行うための C P U 2には、 アドレスバス 11, データバス 12及びコントロールバス 13を 介して、 リードオンリメモリ （R O M ) 3 , R A M 4及びキーボー ド 4が接続される。 ： -
    [0032] R O M.3はテ ビゲーム機の制御のためのプログラムデータと該 プログラムを実行するために必要なデータとキャラクタデータを記 憶するもの: あり、 例えばテレビゲーム機に対して着脱自在な力一 トリ ッジ （囪示せず） に収納される。 このプログラムデータは、 ど のような種類 移動キヤラクタおよび/または背景キャラクタをど のタイ ミングで画面の^の座標位置に表示させるかを決めるデータ や、 回転 *拔大♦縮小処理のためのデータ等を舍む。 ここで、 移動 キャラクタデータ （動画属性データ） としては、 1キャラクタにつ き、 水平位置を指定する水平位置データ （H c; 8 ビッ ト），垂直位置 へ .
    [0033] を指定 る垂！:位置データ （y c;8 ビッ ト） ， キャラクタの種類を 指定す キャラ タコード （ 9ビッ ト） およびカラ一パレツ トを指 定するパレッ トユード （ 3ビッ ト） , キャラクタの上下左右の反転 表示を指定す' ¾反転コード （ 2ビッ ト） ， キャラクタのドッ トサイ ズを指定するサイズコ ^ド （ 1ビッ ト） および背景画との優先順位 を指定する優先順位デ タ （2 feTッ ト） が舍まれる。 背景キャラク タデータとしては、 1キャラクタにっき、 キャラクタの種類を指定 するキャラクタコード （ 8ビッ ト） およびキャラクタを構成してい る画素毎の色データ （8ビッ ト） 等が含まれる。 この背景キャラク タを多数組み合わせて表示することによって背景画 （静止画） が構 成され、 移動キャラクタを複数表示することによって動画が構成さ れ、 背景画と動画が同じ画面上で合成されて表示される。 但し、 1 つの背景画を表示させるためのデータとしては、 どの背景キャラク タを後述の VRAMエリァ 40の縦横のどのァドレスに書込みかつ従 つてそれに対応する画面上の所望の位置 （座標） に表示すべきかを 指定するために、 背景画の各ァドレスに対応する背景キャラクタコ 一ドで指定される。
    [0034] RAM 4は、 上記 C P U 2のワークエリアとして用いられる。 キ 一ボード 4は、 プレイヤが移動キャラクタを制御するための情報を 入力するものである。
    [0035] さらに、 C P U2には、 アドレスバス 11, データバス 12及びコン トロールバス 13を介して、 画像処理ュニ 'ン ト 1に舍まれる C P Uィ ンタフユース回路 21が接続される。 画像処理ユニッ ト 1には、 基準 信号発生器 6, 2つの RAM (7a, 7b)を舍む V RAM 7 , 及び RG Bモニタ 8aまたは標準テレビジョ ン受像機 8b等の CRTディスプレ ィ 8が接続される。
    [0036] 画像処理ュニッ ト 1は、 C P U 2の制御に基づいて、 垂直帰線期 間中または強制転送タイ ミングにおいて動画及び背景画の画像デー タを V RAM 7に転送するとともに、 V RAM 7に記憶されている 動画及び/又は背景画の画像データをそのまま読出制御しもしくは 本願の特徴となる回転♦拡大 ·縮小の処理をして得られる画像デー タを出力し、 その画像データを R GB信号及び/又は NT S Cカラ 一信号に変換して出力するものである。 具体 には、 画像処理ュニッ ト 1は C P Uィ ンタ一フヱ一ス 21を 合み、 C P Uインターフェース 21にはデータバス 14を介して動画ァ ドレ：！制御 路 22, 画アドレス制御画路 23, VRAMイ ンタフ エース 27及び色信号発生回路 28が接続される。 動画ァドレス制御回 路 22にはァ ] ^レ.スバス 15が接続され、 背景画ァドレス制御回路 23及 び V R A M ^ンタフ 一ス 27にはアドレスバス 15及びデータバス 16 が接繞される。 ア レスバス 15及びデータバス 16のそれぞれは、 2 つの V R AM'7a,7b のそれぞれに対応するバス 15a, 15b とバス 16a, 16b を含む。 そして、 データバス 16には、 動画データ処理回路 23及 び背景画データ処理回路 24が共通接続される。 この動画ァドレス制 御画 22及び動画データ処理画路 23によって動画に関する画像処理 が行われ、 景画アドレス制御画路 23及び背景画データ処理画路 24 によつて背景画に関する画像処理が行われる。 動画データ処理画路 23及び背尋画データ処理面路 24の出力が優先度制御画路 26に与えら れる。 優先度制御回路 26の出力が色信号発生器 28で R G B信号に変 換され、 直接 R GBモニタ 8aに与えられるとともに、 NTS Cェン コ一ダ 29で TS Cカラ一テレビ信号に変換されて出力端子 9から 標準テレビ幾像機 8bに 力される。
    [0037] さらに、 画像 理ュニッ ト 1は、 タイミング信号発生器 30及び H Vガウンタ¾を^。 このタイ ミング信号発生器 30は、 基準信号発 生器 6から出:力される 21.447MH ζのクロックと垂直同期信号及び 水平同期信号に基づいて各種タイ ミング信号を発生する。 HVカウ ンタ 31は、 基準信号発生器 6からのクロック， 垂直同期信号及び水 平同期信号に基づいて、 第 2図の表示画像エリァ 51内の水平方向及 び垂直方向の表示位置のそれぞれを指定するカウンタデータ H e , V c を計数する。
    [0038] 第 2図は C R Tの表示画面ェリアと V R A M 7の背景画記憶ェリ ァとの関係を示す図である。 C R Tディスプレイ 8の表示画面ェリ ァ 41は、 例えば水平 （横； X ) 方向に 32キャラクタ、 垂直 （縦； y ) 方向に 28キャラクタの長方形で構成される。 一方、 背景画記憶 可能エリア （以下 「 V R A Mエリア」 という） 40が、 画面を縮小表 示するとき画面に見えていない部分にも背景画の画像データを持つ ていなければ現に見えている背景画以外の部分が黒く表示されて何 も背景のない画面となる。 また、 背景画面全体を上下にスクロール させて表示する場合は、 背景画像データをリアルタイムに書換えて いたのでは滑らかなスクロールを実現できない。 そこで、 V R A M ェリァ 40は縦横に表示画面ヱリァ 41の数倍のヱリァが必要になる。 実施例では、 V R A Mエリァ 40がそれぞれ 7 ビッ トのァドレスデ一 タで水平位置と垂直位置を指定できるように、 X方向及び Y方向の 何れも 128 キャラクタ （128 X 128 = 16384個） の記憶エリアを有 する。 そして、 Xと y方向のそれぞれの座標データで指定されるァ ドレスに表示すべき背景キャラクタコードが書込まれる。 ここで、 V R A Mエリァ 50の原点は図の左上端部と定めて X = 0及び y = 0 で表し、 該 V R A Mエリア 50上の或るドッ トの表示位置を P ( , y ) で表す。 また、 表示画面エリア 51の左上端部の位置 53を示すた めに、 原点からの X方向及び y方向の距離 （以下、 オフセッ トとい う。 ） をそれぞれ ΗΡ 及び VP とする。 なお、 X及び y座標を指定 するアド'レ データのそ机ぞれは、 第 3図に示すように、 VRAM エリア 50内のキャラク の位置を示す xc> yc (各 7ビッ ト） と、 1 キャラクタ 52 ^のドッ トの位置を示す xd, yd (各 3ビッ ト） で表す ものとする。 ：
    [0039] VRAM 7: 、 第 4図に示すように、 それぞれ同一の記憶容量を 有する 2個 ©·ν R AM7a及び 7bから成る。 各 VRAM7a, 7bは、 例 えばそれぞれ 0がら 32K までのア ドレスを有し、 各アドレスに対し て 8ビッ トのデータを記憶し得る。
    [0040] そして、 VRAM7a及び 7bはそれぞれ 16K 毎のエリア 51ないし 54 に分割され、 アドレス 'Θ'から 16K までのエリア 51及び 52が背景画に 関するデータ ¾記憶するために用いられ、 アドレス 16K + 1力、ら 32 Κ までのエリア 53及び 54が動画に関するデータ （すなわち VRAM エリァ 40で Ifじ背景画が記憶されている期間中に表示すべき多数の 移動キャラクタデータ）"を記憶するために用いられる。 具体的に は、 VRAM7aのエリア 51は最大 256 個の背景キャラクタの色デー 夕を記憶するキャラクタエリアとして用いられる。 1キャラクタに ついて見れば、 第 5図に示すように、 縦横 8 X 8 ドッ トに対応する ビッ ト数でありかつ各 ッ ト毎に 8ビッ トの色データを舍むため、 512 ビッ ト （64バイ'ト） の記憶容量を有し、 この 1キャラクタ毎に キャラクタコ一ドが決められる。 VRAM7bのエリア 52は、 第 2図 の VP AMエリア 40Φ縦横 128 128 個のます目に対応するバイ ト 数を有し、 縦横の座標で指定されるァドレスに背景画のキャラクタ コードを記憶するスクリーンエリアとして用いられる。 このエリア 51および 52に書込まれるデータのフォーマッ トの一例が 6図に示め される。
    [0041] 次に、 第 1図ないし第 6図を参照して、 第 1図の各部の作用を説 明する。 C P Uイ ンタフェース 21は、 C P U 2の制御に基づいて、 垂直帰線期間中または強制的転送命令中ダイ レク トメモリアクセス により背景キャラクタ及び移動キャラクタに関するデータを V R A Mィンタフユース 27に転送すると同時に、 回転 .拡大 .縮小のため の制御データを背景画ァドレス制御回路 24に転送するためのラッチ 信号 LAI〜LA4, LA11 , LA12, L/U4及び LA15を発生する。 この背景キヤ ラクタ及び移動キャラクタに関するデータが V R A Mイ ンタフエ一 ス 27によって、 V R A M 7に予め書込まれる。
    [0042] 動画ァドレス制御回路 22は動画属性メモリとィンレンジ検出回路 と動画ァドレスデータ発生回路とを舍み、 その詳細は例えば本願出 願人の出願に係る特開昭 59- 118184 号で知られている。 動画属性メ モリには、 ある垂直帰線期間中に、 C P U 2から C P Uインタフエ ース 21及びデータバス 14を介して 128 個の移動キャラクタの属性デ —タが転送されて記憶される。 イ ンレンジ検出画路は、 1走査線毎 に、 動画属性メモリに記憶されているデータのうち次の水平走査で 表示すべきものの検索を行う。 動画ア ドレスデータ発生画路は、 ィ ンレンジ検出された属性データのうち V反転データ力 ' H " のとき 反転を行つたときの表示ェリァ 41内の位置を示す V R A M 7の格納 ア ドレスを発生してア ドレスバス 15を介して出力する。 一方、 V反 転データが". L" のとき、 キャラクタデータの表示エリア 41に対応 する VRAM7のァドレスをそのままァドレスバス 15を介して V R AMIに出力する。 これに応答して VRAM 7は、 動画アドレス制 御回^ 22内の動西アドレス発生回路から出力されたアドレスに対応 する、 動画キ.ャラクタエリア 53, 44に記憶されている動画の色デ一 タ （ 1 ドッ ト当り 4ビッ ト） をデータバス 16を介して動画デ一タ処 理回路 23に与える。 また動画アドレス発生回路は、 イ ンレンジ検出 された移動キャラクタの属性データのうち H反転データ （ 1ビッ ト） と色パレッ トデータ （3ビッ ト） と優先度係数データ （2ビッ ト） を、 直接に動画デ タ処理画路 23に与える。
    [0043] 従って、 動面データ処理画路 23には、 VRAM7から読出された 色データと動画アドレス制御画路 22から直接与えられた H反転デ一 タ， 色バレッ トデ タ及び優先度係数データの 1 ドッ ト当り 10ビッ トのデータが、 1走査線の 256 ドッ トについて順次入力される。 動面データ処理回路 23は、 氷平帰線期間中に入力された次の 1走 查線分のデータを一時記憶した後、 そのデータに舍まれる H反転デ ータが" H " のとき H反転データを除く 1 ドッ ト当り 9ビッ トのデ ータを入力順序とは逆の順序で、 一時記憶することによって H反転 処理を行う。 一方、 この回路 23は H反転データが" L" のとき、 9 ビッ トのデ一ダ奁 力順序で一時記憶する。 一時記憶された 1走査 線分の ¾爾データは、 HVカウンタ 31出力のカウントデータ Hc に 基づいて水平走査に同期して優先度制御回路 26に出力する。
    [0044] 背景画アドレズ制御画路 24は、 背景画の通常処理時において、 C 1 δ
    [0045] P U 2から与えられる画面のオフセッ トデータ HP , VP 並びに H 反転データ H F及び V反転データ V Fを舍む制御データと、 H V力 ゥンタ 31から与えられるカウントデータ Hc 及び Vc とに基づいて、 背景画のドッ トに対応して V R AM7bのスクリーンエリァ 52に予め 記憶されているキャラクタコードの読出ア ドレス （16ビッ ト） を算 出し、 該ァドレスをァドレスバス 15b を介して V R AM7bに与える。 また、 背景画ア ドレス制御回路 24は、 背景画の回転及び拡大縮小処 理時において、 C P U 2から与えられる画面のオフセッ トデータ H > VP 、 H反転データ HF、 V反転データ VF及び回転及び拡大 縮小時の処理定数 A, B, C, Dを舍むパラメータデータと、 HV カウンタ 31から与えられるカウントデータ He 及び Vc とに基づい て、 回転及び拡大縮小時の背景画のドッ 卜に対応するキャラクタコ ―ドの読出ァドレスを算出し、 該ァドレスを V R AM7bに与える。 この回転 ·拡大 ·縮小のための演算処理の原理は、 後述の第 7図を 参照して説明する。
    [0046] なお、 背景画ァドレス制御回路 24は C PU 2から与えられる画面 のオフセッ トデータ HP , VP に基づいて、 画面のスクロール処理 を行った後の背景画の 1 ドッ トに対応するキャラクタコードの読出 ア ドレスを箕出する。 これと同時に、 背景画ア ドレス制御回路 24は H反転データ HFが" H" のとき H反転処理を行った後の背景画の 1 ドッ トに対応するキャラクタコ一ドの読出ァドレスを箕出し、 V 反転データ V F力;" H" のとき、 V反転処理を行った後の背景画の 1 ドッ 卜に対応するキャラクタネームの読出ァドレスを箕出する。 ここで、 背景画ア ドレス制御回路 24で算出される 16ビッ トの読出ァ ドレス :デ一タ 、 第 6図に示すように、 上位 2ビッ トが" 0 0 " で あって、 下位 4ビッ トが背景画の表示位置に対応するキャラクタの 位置データ xc, yc '5 (各 7ビッ ト） である。
    [0047] V R A M" bは、 背景画ァドレス制御回路 24から与えられるァドレ スに記憶されこキヤラクタコードをデータバス 15b を介して背景画 ア ドレス制御回路 24に与える。 これに応じて、 背景画ァ ドレス制御 回路 24は、 上位 2ビッ 卜の 0 0 " と、 8ビッ トのキャラクタコード と、 背景画の表示位置に対応するドッ トの位置データ yd ( 3ビッ ト） 及び) id ( 3ビ ト） から成るア ドレスをア ドレスバス 15a を介 して V R A M に与える。 V R A M7aは、 背景画ア ドレス制御回路 24から与えら ¾たァドレスに記憶されている 8 ビッ 卜の色データを 読出して、 データバス 42a を介して背景画データ処理回路 25に与え る。 これ じて、 背景画データ処理回路 25は、 入力された 1 ドッ ト当り 8ビ-ノ トの色データをラツチした後、 H Vカウンタ 31出力の カウン- ]デ―タ H e に棊づいて 8ビッ トの色データを優先度制御回 路 26に与える。
    [0048] 優先度爾御酒路 26は、 動画データ処理画路 23から入力される 7ビ ッ トの-動画データと背景画データ処理回路 25から入力される 8ビッ トの背景酉データのう.ち、 優先度データに基づいて優先判定を行い、 動画デ^又は背景雨データのうちの優先度の高いものを色信号発 生器 28に出力する。 たとえば、 優先度制御回路 26は、 優先度データ 力、'" ひ 0 " のとき最上位 3ビッ ト" 0 0 0 " と 8ビッ トの色デ一 タからなる背景画データを色信号発生器 28に出力し、 優先度データ が" 0 1 " のとき 3ビッ トの色パレツ トデータと 4ビ 'ン トの色デ一 タからなる計 7ビッ トの動画データを色信号発生器 28に出力する。 色信号発生器 28は、 8ビッ 卜のアドレスを有する RAMにてなる 色パレツ トテーブルを舍み、 垂直帰線期間中に C P U 2から与えら れる色信号データを色パレツ トテーブルに記憶しておく。 そして、 水平走査期間中における色信号発生器 28は、 優先度制御回路 26から 入力される 8ビッ トの動画データ又は背景画データに基づいて、 色 パレツ トテ一ブルの対応ァドレスに記憶されている色信号データを 読み出した後、 色信号データを各色 5ビッ トの RGB信号に変換す る。 さらに、 色信号発生器 28は、 HVカウンタ 31から与えられる力 ゥントデータ He 及び Vc に同期して R GB信号を RGBモニタ 8a に直接出力すると同時に、 NT S Cエンコーダ 29に出力する。 NT S Cエンコーダ 29は R G B信号を各色毎にデジタル/アナ口グ変換 した後、 NT S Cカラ一テレビ信号に変換して出力端子 9から標準 テレビ 8bに出力する。
    [0049] 第 7図は背景画ァドレス制御回路 24が背景画の画転及び拡大縮小 処理を行う場合の原理を説明するための図である。 図において、 C RTディスプレイ 8の画面上における水平方向のドッ ト単位の座標 を Xとし、 垂直方向のドッ ト単位の座標を yとする。 但し、 y方向 は第 2図の場合とは逆に示す。
    [0050] 背景画ァドレス制御画路 24が回転及び拡大縮小処理を行う前の元 の背景画の座標を P ( X , , y ,)とし、 元の背景画を座標 R ( x o , y。：)を ·心として角度 r [rad ] だけ画転したときの背景画の座 摞を Q' ( X ， y 1 ) とする。 さ yに、 座標 Q' ( x 2'， y 2 ' ) を有する背 画を座標 R ( χ。 ， y。 ） を基準として、 X方向の拡 大縮小倍率 ¾ぴ y 向の拡大縮小倍率 βで拡大又は縮小した場合 の背景画の座標を Q 2 , z ) とすると、 各座標 P, R, Q間
    [0051]
    [0052]
    [0053] ここで、 定数 - (パラメータ） A, B, C及び Dは、 （2)ないし (5)式 で表される，
    [0054] A = l/or · co¾. r (2)
    [0055] B =1/ a - sin r (3)
    [0056] C =—l/ / ,·.♦ sin r (4)
    [0057] D =1/ β · eos r (5)
    [0058] 背景画の拡大又は縮小処理を行わずに画転処理のみを行う場合は、 = = 1である。 従って、 この場合の定数 A, B, C及び Dは、
    [0059] (6) 式ないし（9) 式で表わされる,
    [0060] A = cos r (6)
    [0061] B =sin r (7)
    [0062] C =—sin r (8) D =cos r (9)
    [0063] また、 背景画の回転処理を行わずに拡大又は縮小の処理のみを行う 場合は、 r = 0となるので、 定数 A， B, C及び Dは、 （10)式ない し（11)式で表わされる。
    [0064] A = l/a 〜（10)
    [0065] B = C= 0 〜（11)
    [0066] D=l// 〜（12)
    [0067] (1) 式において、 元の背景画の座標 P ( X ! , ) は、 第 2図 の V R AMエリァ 40における上述のオフセッ トデ一タ HP , Vp 並 びに VHカウンタ 31から出力されるカウントデータ He , Vc を用 いて示せば、 （13)式および（14)式で表わされる。
    [0068] X > +Hc 〜（13)
    [0069] y i = VP + Vc 〜（U)
    [0070] 従って、 （1) 式に上記 α3)式及び（14)式を代入して x 2 及び y2 を展開した式を求めると、 χ2 及び y2 は（15)及び（16)式で表わさ れる。
    [0071] X z = I X 0 十 (Hp ― X 0 ) A+ ( VP — y。 ） · B
    [0072] + Vc · B〕 +HC ♦ A •••(15) y 2 = { y o 十 ( Vp - y o ) D + ( Hp - x o ) · C
    [0073]
    [0074] 上記（15)式及び（16)式において、 H • A及び He ' Cの項は画 面のドッ ト単位で変化する項であり、 He · A及び He ' C以外の 項 （すなわち 〔 〕 内の項） は 1走査線において不変の項である。 従って、 He · A及び He · Cの項は水平走査期間のドッ ト単位で 計算を行う必要がある。 一方、 He · A及び Hc · C以外の項は、 水平走査期藺中に計算する必要性がなく、 むしろ水平走査のドッ ト 単位の極短時間 一度に計算するのが困難なため、 1走査線の開始 前に一括して計算 （前処理） しておくことにする。 そこで、 （15)式 及び（16)式 前処理すべき一部の式を簡単な回路で計算するため、 次の（ί7)式 いし《24)式のようにおきかえて段階的に演算すること にする。
    [0075] Ε ί ΗΡ — X (17)
    [0076] E 2 = VP -y0 (18)
    [0077] E 3 = x 0 + E 1 (19)
    [0078] E 4 = y o + E 2 (20)
    [0079] E 5 = E 3 + E 2 (21)
    [0080] E 6 =E E 1 (22)
    [0081] E 7 =1-5 + Vc (23)
    [0082] E 8 = E 6 + V c (24)
    [0083] 第 8図は背景画ァドレス制御画路 24の詳細な回路図である。 この 背景画アドレス制御回路 24は、 上記（1) 式を用いて背景画の回転及 び拡; I：縮小時の座標 x z , y 2 ) をマトリクス演算によって求め た後、' この座標データ スクリーンェリァ 52の読出ァドレス並びに キャラクタェリァ の読出ァドレスとして出力するものである。 具体的には、 .背景画ァドレス制御回路 24は複数の遅延型 （D型） フリ ッブ ロップからなるレジスタ FF1 ないし FF23を含む。 各レジ スタ FF1 ないし 23は、 ラッチ信号の与えられたタイ ミングで入力端 子に与えられたデータをラッチし、 そのデータを出力端子へ出力す る。 なお、 レジスタ FF13, FF19のそれぞれには、 タイ ミング信号発 生器 30出力の 10.739MH zのク aック 10M C Kを反転した反転ク口 ックが入力される。 レジスタ FF18, FF20, FF21, FF22及び FF23のそ れぞれには、 タイ ミング信号発生器 30から出力される 5.369 MH z のクロック 5 MCKを反転した反転ク αックが入力される。
    [0084] レジスタ FF1 ないし 4 のそれぞれには、 C P U 2から C P Uイ ン タフエース回路 21及びデータバス 40を介して与えられる 16ビッ トの 定数データ A> B, C, Dが対応するラッチ信号 LAI 〜LA4 の与え られたタイ ミングでラツチされる。 このラツチデータが切換器 SW1 の入力端子 a，b,c,d に与えられる。 切換器 SW1 は、 タイ ミング信号 発生器 20出力の X S信号に基づいて、 入力端子 a,b，c,d に入力され るラツチデータのうちのいずれか 1つを選択して乗算器 MPY の入力 端子 aに出力する。
    [0085] HVカウンタ 31出力のカウントデータ Hc が、 排他的オア回路 X0 I に入力される。 レジスタ FF5 は HVカウンタ 31出力の 8ビッ ト力 ゥントデータ Vc をラッチして排他的オア面路 X0R2に出力する。 レ ジスタ FF6 及び 7はそれぞれ、 C P U 2から与えられる 1ビッ トの H反転データ H Fと 1ビッ トの V反転データ V Fを、 C P U 2のマ シンクロックの立上りでラッチして、 H反転データ HFと各ビッ ト が同一のレベルを有する 8ビッ トのデータと、 V反転データ V Fと 各ビッ トが同一のレベルを有する 8ビッ トのデータをそれぞれ、 排 他的オア回路 X0R1, X0B2に出力する。
    [0086] ここで、 排他的オア回路 X0IU及び X0B2の詳細を説明すると、 両者 はそれぞれ 铟の排他的オアゲートを舍む。 排他的オア回路 X0R1に 舍まれる 8個の排他的オアゲートのそれぞれの一方入力としてカウ ントデータ H e の各ビッ トデータ力与えられ、 それぞれの他方入力 としてレジスタ FF6 ©対応する各ビッ トデータが与えられる。 排他 的オア画路 152に含まれる 8個の排他的オアゲートは、 それぞれの 一方入力としてカウントデータ V c の各ビッ トデータが与えられ、 それぞれの他方入力としてレジスタ FF7 の対応する各ビッ トデータ が与えられ ¾ そして、 排他的オア回路 X0R1又は X0R2に舍まれるそ れぞれの 8 ¾の排他的オアゲ一トは、 それぞれの 2つの入力の排他 的論理和を求め、 その演箕結果の 8ビッ トデータを直接に又はレジ スタ FF8 を介して切換器 SW2 の a入力端子と b入力端子に与える。 この切換 |Si¾ は、 Mビッ トの入力端子を有するが、 a及び b入力 端子の上位 ビッ トがアースに接続されている。 さらに、 切換器 2 は c及び (i入力端子を舍み、 この c又は d入力端子にはレジスタ FF9又は F 0から 11ビッ トデータが入力される。
    [0087] レジスタ FF9 は、 加算器 ADD から与えられる 18ビッ トデータのう ちの" ¥位 ilビ トのデータ （E 1 ) をタイ ミング信号発生器 30出力 のラッチ信号 LA9 の立上り Iラッチし、 そのラッチデータを切換器 SW2 の入力端子 &に与える。 レジスタ FF10は、 加算器 ADD から与え られる 18ビ トデータのうちの下位 11ビッ トのデータ （E 2 ) をタ ィ ミ Xグ信号発生器 30出力のラッチ信号 LA10の立上りでラッチ、 そ のラッチデータを切換器 SW2 の入力端子 dに与える。 切換器 SW2 は、 タイ ミング信号発生器 20出力の Y S信号に基づいて a, b,c,d 入力端 子に入力されるデータのうちのいずれか選択して乗算器 MPY の入力 端子 bに与える。
    [0088] 乗算器 MPY は、 入力端子 aに入力されるデータ A〜Dのいずれか および入力端子 bに入力されるデータ E i , E 2 , Vc のいずれか を乗算して、 Q9)式〜（24)式のいずれかの第 2項を求め、 乗算結果 のデータを、 レジスタ FF13を介して切換器 SW3 の入力端子 cに与え る。
    [0089] レジスタ FF11は、 C P U 2から与えられる X方向のオフセッ トデ —タ HP (10ビッ ト） を、 マシンクロックの立上りでラツチして切 換器 SW3 の入力端子 aに与える。 また、 レジスタ FF12は、 C P U 2 から与えられる y方向のオフセッ トデータ VP (10ビッ ト） を、 マ シンクロックの立上りでラツチして切換器 SW3 の入力端子 bに与え る。 切換器 SW3 の入力端子 a及び入力端子 bのそれぞれの上位 6ビ ッ ト及び下位 2ビッ トはアースに接続される。 なお、 切換器 SW3 の 各入力端子に入力されるデータの下位 2ビッ トは、 少数点以下のデ ータに対応する。
    [0090] 切換器 SW3 は、 タイ ミング信号発生器 20出力の A S信号に基づい て入力端子 a,b,c に入力される各データのうち 1つのデータを選択 して加算器 ADD の入力端子 aに与える。
    [0091] レジスタ FF14は、 C P U 2から与えられる元の背景画の X方向の 位置データ x。 （データバス 40の下位 8ビッ ト） を、 マシンクロッ クの立上りでラッチした後、 最上位 2ビッ ト" 0 0 " とラッチデ一 タの計 10ビ トのデニタを切換器 SW4 の入力端子 aに与える。 また、 レジスタ FF15'は、 C P U 2から与えられる元の背景画の y方向の位 置データ y。 （データバス 40の上記 X。 よりも上位の 2ビッ ト） を マシンクロックの立上りでラッチした後、 上位 8ビッ ト" 0 0 0 0 0 0 0 0 " とヲツチデータの計 10ビッ トのデータを切換器 SK4 の入 力端子 bに与える。 切換器 SW4 の入力端子 a及び入力端子 bのそれ それの上位 6ビッ ト及び下位 2ビッ トは、 アースに接続される。 な お、 切換器 S 4 の各入力端子に入力されるデータの下位 2ビッ トは、 少数点以甲 0 'ータに対応する。
    [0092] レジスタ は、 加算器 ADD 出力の 18ビッ トデータを、 タイ ミン グ信号発'生 HBO出力のク口ック CK16の立上りでラッチして切換器 SW の入力端子 cに与え'る。 また、 レジスタ FF17は、 加算器 ADD 出力 の 18ビッ トデータを、 '^ィミング信号発生器 30出力のクロック CK17 の立 _ りでラッチして切換器 SW4 の入力端子 dに与える。 切換器 SW 4 は、 タイミング信号発生器 20出力の B S信号に基づいて入力端子 a, b, c; d に入力される各データのうち 1個の 18ビッ トのデータを排 他的オア画路 に与える。 排他的オア回路 X0R3は 18個の排他的ォ ァゲートを辔み、 各排他的オアゲートのそれぞれの一方入力として 切換器 SW4 の対応ビッ ト岀力が与えられ、 他方入力としてタイ ミン グ信号発生器 30出力 A D S信号が与えられる。
    [0093] また、 A D S信号のある 1ビッ トが加算器 ADD のキャリー · ィン 端子に入力される。 加算器 ADD のキャリー · ィン端子に入力される 1ビッ トの A D S信号が" H " であるとき、 排他的オア画路 X0R3の 各排他的オアゲートの一方入力端子に入力される A D S信号は 18ビ ッ トすべてが" H " である信号である。 一方、 加算器 ADD のキヤリ 一♦ ィン端子に入力される 1ビッ 卜の A D S信号が" L " であると き、 排他的オア回路 X0R3の各排他的オアゲートの他方入力端子に入 力される A D S信号は 18ビッ 卜すべてが" L " である信号である。 排他的オア画路 X0R3は、 排他的オア画路 X0R1及び X0R2と同様に動作 し、 各ビッ トの一方入力端子に入力されたデータと他方入力端子に 入力されたデータの排他的論理和の演算を行い、 演算結果を加算器 ADD の入力端子 bに与える。
    [0094] 加算器 ADD は、 入力端子 aと bに入力される両データを加算し、 さらにキヤリー · ィン端子に" H " の A D S信号が入力されている ときのみ加算結果に 1を加算する。 その後、 加算結果のうち、 18ビ ッ トデータがレジスタ FF16, FF17にス トァされ、 下位 11ビッ トデ一 タがレジスタ FF9 , FF10にストアされ、 10ビッ トデータがレジスタ FF18, FF19にストアされ、 下位 8ビッ トデータがレジスタ FF21にス トァされる。
    [0095] 従って、 キャリー · ィン端子に" H " 信号が入力されたとき、 排 他的オア画路 X0R3と加算器 ADD の動作によって、 切換器 SW3 の出力 データから切換器 SW4 の出力データを減算する動作が行なわれる。 一方、 キャリー ' イ ン端子に" L " 信号が入力されたとき、 排他的 オア回路 X0R3による反転動作及び加算器 ADD による 1を加算する動 作が行なわれず、 従って、 切換器 SW3 の出力データと切換器^ 4 の 出力データを車 加算 tる動作が行なわれる。 そして、 この実施例 では、 乗箕器 «ΡΥ 加算器 ADD とが切換器 SW1 〜SW4 の切換えによ つて与えら § 2デ ^タ（ 座標データ， 定数データまたは直前の演 算結果データ） の乗算動作 は加算動作を時分割的に繰り返して実 行することによつて (17)式ないし（24)式を順次演算し、 最終的には それぞれ 1徊の回路で（15、式と（16)式の演箕動作を行つている。 し かも、 家数デ タを変える；！とによって、 共通の回路で回転及び 又は拡大 縮小処理が毒成できる。
    [0096] レ スタ FPl' ま、 入力された 10ビッ トのデータをラッチした後、 上位 7ビッ トのデータ ycを 3ステートバッファァンプ （以下 「バッ ファ.アンプ j といケ） B A 2を介してアドレスバス 15a の上位 3ビ ト目から上位 8ビッ ト目のァドレスデータとして出力するととも に、 下位 3ビ？ トのデータ ydをレジスタ FF22に与える。 レジスタ FF 19は、 入力された 10ビッ トデータ xcをラッチした後、 レジスタ FF20 に与えち。 レジスタ は、 入力された 10ビッ トのデータをラッチ した後、 上位 7ビッ トデータ xcをバッファアンプ B A 3を介してァ ドレスバス 15a の下位 7ビッ トのァドレスデータとして出力すると ともに、 下位 3ビッ 卜のデータ xdをレジスタ FF22に与える。
    [0097] レジスタ FF21は、 V R A M7bからデータバス 42b を介して入力さ れた 8どッ トのキャラクタコードをラッチした後、 バソファァンプ B A 5を介してァドレスバス 15b の上位 3ビッ ト目から上位 7ビッ ト目のァドレスデ ~=タとして出力する。 レジスタ FF22は入力された 2つの 3ビッ トデータ yd, xdをラッチした後、 レジスタ FF23及びバ ッファアンプ B A 6を介してァ ドレスバス 15b の最下位 6ビッ トの ア ドレスデータとして出力する。
    [0098] なお、 バッファアンプ B A 1の 2ビッ トの入力端子はアースに接 続され、 該バッファアンプ B A 1 の出力端子 （ 2 ビッ ト） はァ ドレ スバス 15a の上位 2ビッ トに接続される。 バッファアンプ B A 4の 2 ビッ 卜の入力端子はアースに接続され、 該バッファアンプ B A 4 の出力端子 （ 2ビッ ト） は、 ア ドレスバス 15b の上位 2ビッ トに接 れ^)。
    [0099] 第 9図及び第 1 0図はこの実施例の特徴となる背景画の拡大 ·縮 小及び/又は画転処理の動作を説明するためのタイムチヤ一トであ る。 特に、 第 9図は 1水平走査期間及び水平ブランキング期間を示 し、 第 1 0図は一例として Hカウント値が 9ないし 17.5までの前処 理とリアルタイム処理の一部の期間を示す。
    [0100] 次に、 第 1図ないし第 1 0図を参照して、 この実施例の特徴とな る背景画の拡大♦縮小および/または回転処理の詳細な動作を説明 する。 ここで、 第 7図を参照して上述したように、 第 2図の V R A M リァ 40のうち表示画像ェリァ 41内に位置する背景画を基準座標 R ( x o , y。 ） を中心として角度 rだけ回転しかつ x方向の拡大 縮小倍率 及び y方向の拡大縮小倍率 βで拡大又は縮小する場合に ついて、 1走査線分の処理を行う背景画ァドレス制御回路 24の処理 動作について述べる。
    [0101] なお、 上記 、 /5及び rに基づいて上記（2) 式ないし（5) 式を 用いて予め定数 A, B , C , Dが C P U 2によって計算され、 これ らの定数 A, B, C, Dのデータが C P U 2において予め計算され、 C P U 2から C P Uィ ンタフヱ一ス画路 21及びデータバス 14を介し てフリ ップフぉッブ FF1 ないし FF4 に入力されてラッチされる。 ま た、 画面の上記オフセ'ッ トデータ HF , VP 、 上記基準座標のデー タ xQ , 、 並びに背景画についての H反転データ H F及び V反 転データマ Fがそれ'ぞれ、 C P U 2から出力されて C P Uイ ンタフ エース回路 ¾及びデータバス 14を介してフリ ップフロッブ FF11, FF 12, FP14, FP15, FF6 , FF7 に入力されてラッチされる。
    [0102] ここで、 H反転デ一 ^H Fが" H" のとき H Vカウンタ 31から入 力されるデータ He が排他的オアゲート X0R1によって反転されて切 換器 SW2 の入力端子 aに出力され、 一方、 H反転データ H F力 ' L" のとき UN力 ンタ 31から入力されるデータ Hc がそのまま排 他的オアゲート X0B1を介して切換器 SW2 の入力端子 aに出力される。 また、 V反転データ V F力ぐ' H" のとき H Vカウンタ 31から入力さ れてフリ ッ Tフロップ FF5 に 1走査線の処理の間にラツチされるデ ータ Vc が、 他的オアゲート X0B2によって反転されてフリ ップフ ロップ FF8 ;^力されてラッチされ、 一方、 V反転データ V F力 ' L" のとき上 3デ タ Vc がそのまま排他的オアゲート X0R2を介し てフ >Jップフ ツプ FF8 に入力されてラッチされる。 上記排他的ォ ァゲ一ト X0Ri¾び :X0B2の反転動作によって、 それぞれ背景画の H反 転及び V反転の動炸が行なわれる。 上記排他的オアゲート X0B1及び から出力.されるデータは、 反転されるか否かにかかわらず、 以 下説明の便宜上、 それぞれデータ He 及び Vc と呼ぶ。 さらに、 回転及び拡大縮小処理前の元の背景画のキヤラクタネー ム及び色データがそれぞれ、 V R A M7bの背景画スクリーンェリァ 52及び V R A M7aの背景画キャラクタエリァ 52に予め記憶されてい るものとする。
    [0103] 第 1 0図において、 タイミング信号発生器 30から出力される 10.7 39M H zのクロック 10M C K (以下、 記号の上に付くバーに代えて 記号の前にノを付けて示す） の各立ち下がり時を、 説明の便宜上、 時刻 tl, t2, t3, ··· , t20 , …とする。 ここで、 時刻 tlから時刻 t9 までの処理は、 画像処理回路 1から出力されるビデオ信号の画像信 号期間の前の垂直帰線消去期間において行なわれる定数 E 1ないし E 8を計算する前置処理である。 時刻 t9以降の処理は、 ビデオ信号 である R G B分離デジタル信号である画像信号の生成及び表示と同 期して行なわれるリアルタイム処理であって、 前置処理で計算され た定数とカウンタデータ H e , V c とに基づいて回転及び拡大縮小 時の背景画の座標 Q ( x 2 , y z ) を求め、 V R A M7bの背景画ス クリーンエリア 52のァ ドレスを出力した後、 該エリア 52から読み出 されたキャラクタコードに基づいて V R A M7aの背景画キャラクタ ェリァ 51のァドレスを出力する処理である。
    [0104] 時刻 tlから時刻 t2において、 切換器 SW3 及び S がともに入力 端子 aに切り換えられ、 データ H P がフリ ップフロップ FF11から切 換器 SW3 を介して加算器 ADD の入力端子 aに入力される。 一方、 デ ータ X。 ぇ フリ ップフロップ FF14から切換器 S 4 及び排他的オアゲ ート X0R3を介して加算器 ADD の入力端子 bに入力される。 ここで、 A D S信号が" H " となっているので、 排他的オアゲート X0R3及び 加箕器 ADD は のように減算処理を行うので、 データ E l == ( H P — x。 ） の演算を行って出力する。 データ E 1は、 時刻 t2にラッ チ信号 LA9 の立上りでフリ ップフ口ップ FF9 に入力されてラッチさ れる。 - - 時刻 t2から t3において、 切換器 SW1 及び SW2 がそれぞれ入力端子 a及び,入力端子 cに切り換えられ、 データ Aがフリ ップフロップ FF 1 から切換器 SW1 を介して乗算器 MPY の入力端子 aに入力される。 一方、 データお 1がフリップフロップ FF9 から切換器 SK2 を介して 乗算器 ΜΡΓの入力端子 bに入力される。 乗算器 MPY は、 データ A · E 1の演算を行 ¾て出力する。 データ A · E 1は、 時刻 t3において ク口ックノ 1OM C K 立上りでフリ ッブフ口ップ FF13に入力されて ラツチされる。 一
    [0105] また、 時刻 t2から時刻 t3において、 切換器 SK3 及び SW4 がともに 入力端 ¾ 1)に ¾り換えられ、 データ V P がフリ ップフロップ FF11か ら切換，器 ,を介して加算器/ )D の入力端子 aに入力される。 一方、 データ y 0 リ ップフ口ップ FF15から切換器 SW4 及び排他的オア ゲート X0B3を介して加算器 ADD の入力端子 bに入力される。 ここで、 A D S信号が" H " となっているので、 排他的オアゲート X0R3及 び加算器 ADD は上述のように減算処理を行うので、 データ E 2 = ( P — y。 の演箕を行って出力する。 データ E 2は、 時刻 t3に おいてラツチ信号 ひの立上りでフリ ップフ口ツブ FF10に入力され てラッチされ¾ o 次の時刻 t3から t4において、 切換器 SWl 及び SW2 がともに入力端 子 dに切り換えられ、 データ Dがフリ ップフロッブ FF4 から切換器 SW1 を介して乗算器 MPY の入力端子 aに入力される。 一方、 データ E 2がフリ ップフロップ FF10から切換器 SW2 を介して乗算器 MPY の 入力端子 bに入力される。 乗算器 MPY は、 データ D · E 2の演算を 行って出力する。 データ D . E 2は、 時刻 においてクロックノ 10 M C Kの立上がりでフリ ップフ口ップ FF13に入力されてラツチされ る。
    [0106] また、 時刻 t3から時刻 t4において、 切換器 SW3 及び SW4 がそれぞ れ入力端子 c及び入力端子 aに切り換えられ、 データ A · E 1がフ リ ップフロップ FF13から切換器 SW3 を介して加算器 ADD の入力端子 aに入力される。 一方、 データ x。 がフリ ップフロップ FF14から切 換器 SW4 及び排他的オアゲート X0R3を介して加算器 ADD の入力端子 bに入力される。 ここで、 A D S信号が" L " となっているので、 排他的オアゲート X0R3及び加算器 ADD は上述のように加算処理を行 うので、 データ E 3 = ( A · E 丄 ） + x。 の演算を行って出力する。 データ E 3は、 時刻 t4においてクロック 16CKの立上りでフリ ップフ πップ FF16に入力されてラツチされる。
    [0107] 次の時刻 t4から t5において、 切換器 SW1 及び SW2 がそれぞれ入力 端子 b及び入力端子 dに切り換えられ、 データ Bがフリ ップフロッ プ FF2 から切換器 SW1 を介して乗算器 MPY の入力端子 aに入力され る。 一方、 データ E 2がフリ ップフ口ップ FF10から切換器 SW2 を介 して乗算器 の入力端子 bに入力される。 乗算器 MPY は、 データ B · E ,2の演箕を行って出力する。 データ B ' E 2は、 時刻 t5にお いてクロック 0M C Kの立上りでフリップフ口ップ FF13に入力さ れてラツチされる。
    [0108] ま 、 時刻 から時刻 t5において、 切換器 SW3 及び SW4 がそれぞ れ入力端 ¥ c及び入力端子' bに切り換えられ、 データ D · E 2がフ リ ップフ口 'ンプ FF13から切換器 SW3 を介して加算器 ADD の入力端子 aに入力される。 一方、 データ》'。 がフリップフ nップ FF15から切 換器 SW4 及び排他的オアゲート X0R3を介して加算器 ADD の入力端子 bに入力され！《。 ここで、 A D S信号が" L " となっているので、 排他的オアゲ一ト 及び加算器 ADD は上述のように加算処理を行 うので、 デ ^タ Ε'-4· ( D · Ε 2 ) + y。 の演算を行って出力す る。 データ E 4は、 待刻 t5においてクロック 17CKの立上りでフリツ プフ口 'ンプ FFI7に入力されてラツチされる。
    [0109] 次の時刻 t5から t6において、 切換器 SW1 及び SW2 がともに入力端 子 こ切り換えられ、 データ Cがフリ ップフロップ FF3 から切換器 SW1 を介して乗算器. MPY の入力端子 aに入力される。 一方、 データ E 1がフリ ッフ ',フロップ FF9 から切換器 SW2 を介して乗算器 MPY の 入力端子 bに入力される。 乗算器 MPY は、 データ C · E 1の演算を 行って出力する。 ，デ タ C · E 1は、 時刻 t6にクロック /10M C K の立上りでフリ ップフ口 'ンプ FF13に入力されてラツチされる。
    [0110] また、 時刻 t5から時刻 t6において、 切換器 SW3 及び S 4 がともに 入力端子 cに切り換えられ、 データ B · E 2がフリップフロップ FF 13から切換器 SW を介して加算器 ADD の入力端子 aに入力される。 一方、 データ E 3がフリ ップフロップ FF16から切換器 SW4 及び排他 的オアゲート X0R3を介して加算器 ADD の入力端子 bに入力される。 ここで、 A D S信号が" L " となっているので、 排他的オアゲ一 ト X0R3及び加算器 ADD は上述のように加算処理を行うので、 データ E 5 = ( B · E 2 ) 十 E 3の演箕を行って出力する。 データ E 5は、 時刻 t6においてクロック 16CKの立上りでフリ ップフ口ップ FF16に入 力されてラッチされる。
    [0111] 次の時刻 t6から t7において、 切換器 SW1 及び SW2 がともに入力端 子 bに切り換えられ、 データ Bがフリ ップフロップ FF2 から切換器 SW1 を介して乗算器 MPY の入力端子 aに入力される。 一方、 データ V c がフリ ップフロップ FF8 から切換器 SW2 を介して乗算器 MPY の 入力端子 bに入力される。 乗算器 MPY は、 データ B . V c の演算を 行って出力する。 データ B ♦ V c は時刻 t7においてクロック/ 10 M C Kの立上りでフリ ップフ口ッブ FF13に入力されてラツチされる。 また、 時刻 t6から時刻 t7において、 切換器 SW3 及び SW4 がそれぞ れ入力端子 c及び入力端子 dに切り換えられ、 データ C . E 1がフ リ ップフロップ FF13から切換器 SW3 を介して加箕器 ADD の入力端子 aに入力される。 一方、 データ E 4がフリ ップフロップ FF17から切 換器 SW4 及び排他的オア一ゲート X0R3を介して加算器 ADD の入力端 子 bに入力される。 ここで、 A D S信号が" L " となっているので、 排他的オアゲ一ト X0R3及び加算器 ADD は上述のように加算処理を行 うので、 データ E 6 = ( C · E 1 ) 十 E 4の演算を行って出力する < データ E 6は時刻 t7においてク口ック 17CKの立上りでフリ ップ フロップ^ 17に λ力されてラツチされる。
    [0112] 次 時刻 t7から' t8において、 切換器 SW1 及び SW2 がそれぞれ入力 端子 d及び ^力端子 bに切り換えられ、 データ Dがフリ ップフロッ プ FF4 から切換器 SW1 を介して乗算器 MPY の入力端子 aに入力され る。 一方、 データ V c がフリップフロッブ FF8 から切換器 SW2 を介 して乗算器 HPY の入力 子 bに入力される。 乗算器 MPY はデータ D • V c の演箕を行って出力する。 データ D · V c は時刻 t8において ク口ック /10M C Kの立上りでフリ ップフ口ップ FF13に入力されて ラ チされる。
    [0113] また、 時刻 7から時刻 t8において、 切換器 SW3 及び SW4 がともに 入力端子 cに切 ¾換えられ、 データ B · V c がフリ ップフロップ FF 13から切換 ¾ を介して加算器 ADD の入力端子 aに入力される。 一方、 データ 5がフリ ッブフロップ FF16から切換器 SW4 及び排他 的オアゲ一ト ¾)β3を介して加算器 ADD の入力端子 bに入力される。 ここで、 A D S信号が" L " となっているので、 排他的オアゲート 及び加算器 ADD は上逑のように加算処理を行うので、 データ E 7 = ( B · V c ) E 5 ώ演算を行って出力する。 データ Ε 7は、 時刻 t8においてク口ッ 16CKの立上りでフリ ップフ口ップ FF16に入 力されてラッチきれる。
    [0114] 次の時刻 t8から, 9において、 切換器 SW1 及び SW2 がともに入力端 子 aに切り換えられ、 データ Aがフリ ップフロップ FF1 から切換器 SW1 を介して乗算器 MPY の入力端子 aに入力される。 一方、 データ H e が H Vカウンダ 1から排他的オアゲート XOBl及び切換器 SW2 を 介して乗算器 MPY の入力端子 bに入力される。 乗算器 MPY は、 デー タ A · H e の演算を行って出力する。 該データ A · H e は時刻 t9に おいてク口ックノ 10 M C Kの立上りでフリ ップフ口ップ FF13に入力 されてラツチされる。
    [0115] また、 時刻 t8から時刻 t9において、 切換器 SW3 及び SW4 がそれぞ れ入力端子 c及び入力端子 dに切り換えられ、 データ D · V c がフ リ ップフロップ FF13から切換器 SW3 を介して加算器 ADD の入力端子 aに入力される。 一方、 データ E 6がフリ ップフロップ FF17から切 換器 SW4 及び排他的オアゲート X0R3を介して加算器 ADD の入力端子 bに入力される。 ここで、 A D S信号が" L " となっているので、 排他的オアゲード X0R3及び加算器 ADD は上述のように加算処理を行 うので、 データ E 8 = ( D · V c ) + E 6の演算を行って出力する。 該データ E 8は、 時刻 t9においてクロック 17CKの立上りでフリ ップ フロップ FF17に入力されてラツチされる。
    [0116] 以上の動作によって前置処理が終了し、 データ E 7がフリ ップフ 口ップ FF16にラツチされ、 データ E 8がフリ ップフ口ップ FF17にラ ツチされる。
    [0117] さらに、 時刻 t9から時刻 U0 において、 切換器 SW1 及び SW2 がそ れぞれ入力端子 c及び入力端子 aに切り換えられ、 データ Cがフリ ップフロップ FF3 から切換器 SW1 を介して乗算器 MPY の入力端子 a に入力される。 一方、 データ H c が H Vカウンタ 31から排他的オア ゲート X0R1及び切換器 SW2 を介して乗算器 MPY の入力端子 bに入力 される。 乗算器 MPY は、 データ C · H e の演箕を行って出力する。 データ C · He は.、 時刻 tlO においてクロック/ OMC Kの立上り でフリ ップフ口ッブ FP13に入力されてラツチされる。
    [0118] また、.時刻 t9から時刻 tl'O において、 切換器 S 3 及び SW4 がとも に入力端子 cに切り換えられ、 データ A * Hc がフリ ソプフ口ップ FF13から切換器 SW3 を介し.て加算器 ADD の入力端子 aに入力される。
    [0119] —方、 デ一ダ 1 がフ ップフロップ FF16から切換器 及び排他 的オアゲート¾ を介して加算器 ADD の入力端子 bに入力される。 ここで、 AD S信号が" L" となっているので、 排他的オアゲート X083及び加算器 AD 4ま （A · He ) + E 7の加算処理を行って演算 結果をデータ x2 として出力する。 データ χζ は、 時刻 tlO におい てク口ック 'OM Kの立ち上がりでフリップフ口ッブ FF19に入力 されてラッチさ^ Iた後、 時刻 til においてクロック/ 5 M C の 立上りでフリ ッブフロッブ FF20に入力されてラッチされる。
    [0120] 次の時刻 tlO から時刻 til において、 切換器 S 1 及び SW2 がと もに入力端子 aに切り換えられ、 データ Aがフリップフロップ FF1 から切換器 SW を介して乗算器 MPY の入力端子 aに入力される。 一 方、 データ He が HVカウンタ 31から排他的オアゲート xom及び切 換器 SW2 を介して乗！器 MPY の入力端子 bに入力される。 乗算器 MP Y は、 データ A · He の演算を行って出力する。 データ A · He は、 時刻 til にお てクロック/ 10 M C Kの立上りでフリ ップフロ ンプ FF13に入力さ |1てラツチされる。
    [0121] また 時刻 tlO から時刻 til において、 切換器 SW3 及び S 4 がそ れぞれ入力端子 c及び入力端子 dに切り換えられ、 データ C · He
    [0122] . ： がフリ ップフロップ FF13から切換器 SW3 を介して加算器 ADD の入力 端子 aに入力される。 一方、 データ E 8がフリ ップフロップ FF17か ら切換器 SW4 及び排他的オアゲート X0R3を介して加箕器 ADD の入力 端子 bに入力される。 ここで、 ADS信号が" L" となっているの で、 排他的オアゲート X0R3及び加算器 ADD は （C · Hc ) + E 8の 加算処理を行って、 その演算結果をデータ yz として出力する。 デ
    [0123] —タ y z は、 時刻 til においてクロック /5 MC Kの立上りでフリ ップフ口ップ FF18に入力されてラツチされる。
    [0124] 上述の時刻 t9から時刻 tlO において He =0ののときのデータ x2 が計算され、 時刻 tlO から時刻 til において He =0のときのデー タ y2が計算される。 以下、 時刻 til 以降において、 データ He が 1 から 255 までのデータ x2 及び y2 が同様に計箕されて、 1走査線 分のデータ X 2 , y 2 が計算される。
    [0125] 時刻 til において、 タイ ミング信号発生器 30から出力される AE 信号が立下り、 このとき 3ステートバッファアンプ B A 1ないし B A 6がイネ一ブルされる。 従って、 時刻 til から時刻 tl3 において、 3ステートバッファアンプ BA 1から出力される最上位 2ビッ トの データ" 0 0 " と、 フリ ップフ口ップ FF18及び FF20にそれぞれラッ チされた He = 0のときのデータ y z (10ビッ ト） 及び x2 (10ビ ッ ト） のうちのそれぞれ各上位の 7ビッ トの上記 yc及び xcから構成 される計 16ビッ トのァドレス CAA0がァドレスバス B41bを介して V R AM7bに出力される。 VRAM7bは時刻 tl3 においてアドレス CAA0を入力する。 なお、 フリ ップフロップ FF18及び FF20にそ れぞれラツチきれた He = 0のときのデータ y 2 及び X 2 のうちの 各下位の 3ビッ トデータ yd及び xdは、 それぞれフリ ップフ αップ FF 22を介してフリ ップフ口ップ FF23にラツチされる。
    [0126] 以下、 時刻 tl3 以降において、 クロック/ 5 MCKの周期で、 デ
    [0127] —タ He = 1から 255 までのデータ yc及び xcを舍むア ドレス C A A t.
    [0128] 1ないし が周期的に繰り返してア ドレスバス 15b を介し て V R AM7b^出 ¾¾れる。 また、 各データ Hc に対するデータ yd 及び xdはそれぞれ ±jSと同様に、 フリ ップフ口ップ FF22を介してフ リ ツ n yフ *FF23にラッチされる。
    [0129] VRAM7bは、 背景画ァドレス制御回路 24からァドレスバス 15b を介して入力きれる'ァドレス C AA 0ないし C AA255 に応答して、 各ァドレスに格鈉された 8ビッ トのキャラクタコード C AOないし C A255 をク口ックノ 10M C Kの周期でデータバス 16b を介して背 景画ア ドレス翁櫛画.凝 24内のフリ ップフロップ FF21に出力する。 こ の 8ビッ トの ャラクタコード CA0ないし CA255 がフリ ップフ 口ッブ PF21にラツチされる。
    [0130] 一方、 キャラクタコードに対応するデータ yd及び xd (計 6ビッ ト） が上述のよ ·§にフリ ップフ口ップ FF23にラッチされている。 従 つて、 時刻 tl5 から時刻 tl7 において、 最上位 2ビッ トの" 00" と、 フ.リ ッフ*フ口ップ FF21にラッチされた 8ビッ 卜のキャラクタコ ードと、 データ Hc = 0のときのデータ yd及び) id (計 6ビッ ト） か ら構成される 16ビッ トのァ'ド:! /ス C C A 0が、 3ステートバッファ アンプ B A 4ないし B A 6及びァドレスバス 15a を介して VRAM 7aに出力される。 VRAM7aには、 時刻 tl7 においてア ドレス C C AOが入力される。
    [0131] 以下、 時刻 tl7 以降において、 同様にして、 データ Hc = 1から 255 までの期間におけるア ドレス C C A 1ないし C C A255 が、 背 景画ァドレス制御回路 24からァ ドレスバス 15a を介して VRAM7a に出力される。
    [0132] VRAM7aは背景画ァドレス制御回路 24からァ ドレスバス 15a を 介して入力されるァドレス C CA0ないし C CA255 に応答して、 各ァドレスに格納された 8ビッ トの色データ CD 0ないし CD255 をクロック /10MC Kの周期でデータバス 42a を介して背景画デー タ処理回路 25に出力する。
    [0133] 以上に述べた 1走査線についての背景画の回転及び拡大縮小処理 を、 第 2図に示すように、 28キャラクタ分の 224 走査線分について 行うことにより、 1つの表示画像ェリァ 41についての背景画の回転 及び拡大縮小処理を実現できる。
    [0134] 以上説明したように、 背景画ア ドレス制御回路 24は、 CP U 2か ら入力される回転及び拡大縮小処理の定数データ A, B, C, Dに 基づいて、 画転及び拡大縮小時の静止画のキャラクタコードが格納 されているァドレス CAA0ないし CAA255 を算出して出力し、 これに応答して V R AM7bから出力されるキヤラクタコード （8ヒ ッ ト） とデータ yd及び xdから構成されるァドレス C CA0ないし C C A255 を出力することによって、 回転及び拡大縮小処理時の 1 ド ッ ト当たり 8ビッ 卜の色データを V R AM7aから背景画データ処理 画路 25に出力することができる。 その後、 背景画の色データ （ 8ビ ッ ト） は背景画データ処理回路 25にラッチされた後、 優先度制御回 路 26に入力さ^る。
    [0135] 一方、 7ビッ トの動画データが動画データ処理回路 23から優先度 制御 ®¾25に入 される。 これに応答して、 優先度制御回路 26は、 動画データと背景画データから、 動画データ内に含まれる 2ビッ ト の 先度データに基づいて優先判定を行い、 動画データ又は背景画 データ ®うち！ 優宪度 φ高い方を色信号発生器 29に出力する。 これ に応答し 、 镭号発生器 29は入力される動画データ又は背景画デ —タを各色 5ビ トの R G B分離デジタル信号に変換し、 R G B分 離デジ ル信号を H Vカウンタ 31から与えられるカウンタデータ H c 及び V に基づいて、 デイスプレイ装置 8及び N T S Cェンコ一 ダ 32に出力する。'徒って、 以上の処理により、 C P U 2から入力さ れた&転及び拡大縮小処理の画転角度 r及び拡大縮小倍率 '， ^に 基づいて、 V K A M 7に格納された背景画データに対応する元の背 景画が回転及 拡大 ¾は縮小された背景画がデイスプレイ装置 8に 表示されるこ になる。？
    [0136] 従って、 こ sの実施例では、 例えば第 1 1図に示すような画像を表 示するための平面的な 1つの背景画像データに基づいて、 第 1 2図 ないし第 1 6'¾の每 に示すような立体感や奥行きのある背景又は 道路がカーブ' ;してい'るような背景を表示できる。 また、 この発明を 例えばシュミレーションゲームに適用した場合において、 好ましい 実施 として臂景画像を画転させながら同時に摅大縮小処理を行え ば、 飛行機が離着陸する際に背景画面を三次元的又は立体的に表示 して、 恰も滑走路や空中から見た地図が遠ざかったり近づきながら 旋回しているような背景画像を表示でき、 背景画像表現を一層向上 できる。
    [0137] 詳しく説明すると、 第 1 1図のような元の背景画像を第 1 2図に 示すような背景画像に変化させる場合、 回転処理は行わない。 この 場合には、 θ)式におけるパラメータ Aの X方向の拡大縮小率 αを 画面の下に向かうにつれて大きくすればよい。 なお、 この場合には、 y方向の拡大縮小処理はしないので、 G2)式のパラメータ Dの y方 向拡大縮小率 8は一定のままでよい。
    [0138] 第 1 1図のような元の背景画像を第 1 3図に示すような背景画像 に変化させる場合、 X方向のスクロールオフセッ ト値 H P を 1ライ ン毎に変化させるとともに、 X方向の拡大処理を行う。 この場合に は、 3)式におけるバラメータ X , を順次変更するとともに、 （2) 及び（3) 式のパラメータ Α及び Bの X方向の拡大縮小率 orを画面の 下に向かうにつれて大きくすればよい。 なお、 この場合には、 y方 向の拡大縮小処理はしないので、 （4) 及び（5) 式のバラメータ C及 び Dの y方向拡大縮小率 βは一定のままでよい。
    [0139] 第 1 1図のような元の背景画像を第 1 4図に示すような背景画像 に変化させる場合、 y方向の拡大処理を行う。 この場合には、 （12〉 式におけるパラメータ Dの y方向の拡大縮小率/ を画面の下に向か うにつれて大きくすればよい。 なお、 この場合には、 X方向の拡大 縮小処理はしないので、 ο)式のパラメータ Aの X方向拡大縮小率 は一定 法ま よい。
    [0140] 第 1 _1図ぬま な二次元的な元の背景画像を第 1 5図に示すよう な三次元的な 体感のある背景画像に変化させる場合、 第 1 3図及 び第 1 4図の処理を組み合わせる。 すなわち、 この場合には、 （10) 式におけるバラメ wタ Aの拡大縮小率 を画面の下に向かうに従つ て大きくする ί同時に、 スクロールオフセッ ト値 H P を 1ライ ン毎 に変化ざせて《13)式におけるパラメータ X！ を順次変更し、 さらに (4) 及び（5) 式のパラメータ C及び Dの y方向の拡大縮小率 /9を画 面の下に商かうにつれて大きくすればよい。
    [0141] 次に回転処瑪 具体的に説明する。 第 1 1図に示す元の背景画像 を、 例えば、 第 1 6図に示すように、 1フレーム期間において 1画 面を垂直方向 複数 （第 1 6図では 3つ） に分割して交互に回転方 向を 4 5 ° に変化させたい場合、 分割すべき垂直座標位置毎に（2) 〜（5) 式におけるパラメ一タ Aの角度 rを切り換えればよい。
    [0142] なお、 第 1 1図に す元の背景画像をそのまま回転させたい場合 には、 1フレーム每に（2) 〜（5) 式におけるパラメータ Aの角度）· を一定値ずっ狳々に変化させればよい。 但し、 この場合はその状態 を図示かるのが困難 ため、 図解は省略した。
    [0143] 以上説明し ¾:ようにく ¾ R A M 7に格納された背景画デ一タに対 応する元の背景画を！!転及び拡大縮小した場合の V R A M 7におけ るァドレスを静止雨 ドレス制御回路 24によって算出して、 V R A M 7から画転 ¾び拡大縮小処理時の背景画の色データを読み出して ビデオ信号を生成してデイスプレイ装置 8に表示するようにしたの で、 C P U 2は定数を設定するだけで回転及び拡大縮小した画像の 各位置を計算する必要がなく、 これによつて、 他の画像の処理を行 える。 従って、 従来の回転又は拡大縮小処理技術に比べて C P Uの スループッ トを向上できる利点がある。 また、 上述のように切換器 SW1 ないし SW4 、 乗算器 MPY 、 加算器 ADD 等のハードウェアから構 成される背景画アドレス制御回路 24によって回転及び拡大縮小させ たときの水平方向及び垂直方向の各位置に対応する V R A M 7にお ける背景画の画像データの格納ァドレスを計算しているので、 従来 技術に比べて高速で画転及び拡大縮小の処理を行うことができる。 しかも、 1 つの背景画アドレス制御回路 24の各種の回路が時分割処 理によって画転処理又は拡大処理若しくは縮小処理を実現するので、 処理別に専用回路を設ける場合に比べて回路構成が簡略化でき、 安 価となる利点がある。
    [0144] また、 画像処理装置 1においては、 回転及び拡大縮小した背景画 データの格納ァドレスを算出して背景画データを求めるようにした ので、 元の背景画データを保存できる。 従って、 画像が 1 HI転した 場合において従来のように各回転時の計算誤差が累積して元の背景 画と異なる位置に表示されることや、 背景画の形状が元の背景画か ら変形するということがない。
    [0145] なお、 以上の実施例では、 背景画を回転及び拡大縮小させて表示 させる画像処理装置 1について述べている力、 これに限らず、 回転 処理、 及び拡大縮小処理のうち少なくともいずれか 1つの処理を行 うように構成してもよい。 このとき、 背景画ア ドレス制御画路 24の 構成は変わらず、 画転処理のみの場合、 上述のように、 CP U 2に よって演算される定数 α及び を 0とし、 また、 拡大縮小処理のみ の場合、 CPJJ 2によって演算される定数 rを 0とすればよい。 また、 実施例ではキャラクタ方式の画像処理装置について述べて いるが、 これに限らず、 本発明は、 VRAMエリア 50に対応して色 データを有する VRAMを用いてドッ ト単位でァドレス指定して色 データを得るいわゆるドッ トマツプ方式の画像処理装置に適用可能 であることはいうまでもない。
    [0146] この発明が詳細に説明され図示されたが、 それは単なる図解およ び一例として用いたものであり、 限定であると解されるべきではな いことは明 かであり、 この発明の精神および範囲は添付されたク レームの文言によってのみ限定される。
    权利要求:
    Claims

    請求の範囲
    1 回転処理前の背景画像の表示位置に対応するァドレスに、 背 景画像の画像データを格納する記憶手段、
    回転処理の制御データに基づいて、 背景画像の回転処理を行った ときの背景画像の表示位置に対応する前記記憶手段のアドレスを演 算する演算手段、
    前記演算手段によつて演算された前記記憶手段のァドレスに格納 されている画像データを読み出す読出手段、 および
    前記読出手段によって読み出された画像データに基づいて、 映像 信号を発生する映像信号発生手段を備えた、 画像処理装置。
    2 回転及び拡大縮小処理前の背景画像の表示位置に対応するァ ドレスに、 背景画像の画像データを格納する記憶手段、
    回転及び拡大縮小処理の制御データに基づいて、 背景画像に対す る回転処理及び拡大縮小処理のうち少なくともいずれか一方の処理 を行ったときの背景画像の表示位置に対応する前記記憶手段のァド レスを演算する演算手段、
    前記演算手段によって演算された前記記憶手段のアドレスに格納 されている画像データを読み出す読出手段、 および
    前記読出手段によって読み出された画像データに基づいて、 映像 信号を発生する映像信号発生手段を備えた、 画像処理装置。
    3 請求の範囲第 2項に従属する画像処理装置であって、 前記演 箕手段は、
    画転およびノまたは拡大縮小のためのパラメータデータ （A , B, C, D) と、 面転お びノまたは拡大縮小の中心座標データ ( , ) を制御デー タ
    タ （A, B, C, D （X , , y . ) と
    式のマトリクス演箕 （但し、 x方向の拡大縮小倍率を or, y方向の 拡大縮小倍率を iS, 画転角度を rとしたとき A = l/or * C0S B =i a. - sin τ . - cos rとし、 水 平方向のオフ ッ 示位置データを H c としたとき X , = HP + H c 、 垂直方向のオフセッ トデータを V F , 垂直方向の表示位鬵データを VC としたとき = VP + V C とする。 ） を行うマトリクス演算手段とを舍む。
    4 請求の錄西第 3 に従属する画像処理装置であって、 前記画 像処理装 ¾¾S ラス スキヤン型デイスプレイに背景画を表示する ために用いられるものであって、
    ' ： ' ·' "
    前記演算手段は、 ラスタスキャン型ディスプレイの水平帰線期間 中に事前の演算処理を実行し、 水平走査期間中に残りの演算処理を 実行する。
    5 請求の範囲第 4項に従属する IS像処理装置であって、 前記画 像処理装置は、 ラスタスキャン型ディスプレイに背景画を表示する ために用いられるものであって、
    前記記憶手段は、 ラスタスキャン型ディスプレイの縦横の表示サ ィズに対応する記憶ェリアよりも大きな記憶ェリァを舍み、 前記制御データ発生手段は、 表示サイズよりも大きな記憶エリァ に記憶されている画像データのうち、 表示サイズに対応する表示す べきエリァを指定するデータを発生する手段を舍む。
    6 請求の範囲第 4項に従属する画像処理装置であって、 前記演 箕手段は、 画転および/または拡大縮小のためのバラメータデータ を A (=1/ o · cos r ) , B (=1/α · sin r ) , C (= * sin r ) , D ( = l//3 - cos r ) とし、 回転および/または拡大縮 小の中心座標データを （x。 ， y。 ） とし、 背景画の座標データを
    ( X y , ) とし、 X , = HP +Hc ( 但し、 HP は水平方向のォ フセッ トデータ， H C は水平方向の表示位置データ） とし、 = VP + Vc (但し、 VP は垂直方向のオフセッ トデータ， Vc は垂 直方向の表示位置データ） としたとき、
    X z = A ( HP - X 0 ) + B ( VP 一 y。 ) + x。 + A · H C + B · Vc
    y z = C ( HP - x o ) +D ( VP - y o ) + xo C · H c + D · Vc
    式の演算を行う手段を含む。
    类似技术:
    公开号 | 公开日 | 专利标题
    EP1195720B1|2008-03-12|Method and apparatus for Volume rendering
    KR960012990B1|1996-09-25|비트 맵 영상 데이타를 블럭 전송하기 위한 퍼스널 컴퓨터 시스템 및 그 사용 방법
    CA1189992A|1985-07-02|Device for storing and displaying graphic information
    US6914610B2|2005-07-05|Graphics primitive size estimation and subdivision for use with a texture accumulation buffer
    US5226113A|1993-07-06|Method and apparatus for volumetric projection rendering using reverse ray casting
    US5729672A|1998-03-17|Ray tracing method and apparatus for projecting rays through an object represented by a set of infinite surfaces
    US3816726A|1974-06-11|Computer graphics clipping system for polygons
    EP0199489B1|1991-01-09|Method and apparatus for combining multiple video images in three dimensions
    US4641282A|1987-02-03|Memory system
    US5625379A|1997-04-29|Video processing apparatus systems and methods
    EP0071725B1|1988-08-31|Method for scrolling text and graphic data in selected windows of a graphic display
    EP0198630B1|1993-06-16|Method and system for image transformation
    US6940511B2|2005-09-06|Graphics texture processing methods, apparatus and computer program products using texture compression, block overlapping and/or texture filtering
    RU2215326C2|2003-10-27|Иерархическое основанное на изображениях представление неподвижного и анимированного трехмерного объекта, способ и устройство для использования этого представления для визуализации объекта
    EP0276800B1|1994-06-08|Einrichtung zur Darstellung eines zusammengesetzten Bildes
    EP0221704B1|1992-07-29|Video signal processing
    US6184903B1|2001-02-06|Apparatus and method for parallel rendering of image pixels
    US5638095A|1997-06-10|Graphic pattern processing apparatus having a parallel to serial conversion unit
    US4439760A|1984-03-27|Method and apparatus for compiling three-dimensional digital image information
    US5856829A|1999-01-05|Inverse Z-buffer and video display system having list-based control mechanism for time-deferred instructing of 3D rendering engine that also responds to supervisory immediate commands
    US4491836A|1985-01-01|Graphics display system and method including two-dimensional cache
    US4070710A|1978-01-24|Raster scan display apparatus for dynamically viewing image elements stored in a random access memory array
    US5914728A|1999-06-22|Motion image display apparatus
    US5990912A|1999-11-23|Virtual address access to tiled surfaces
    US5495266A|1996-02-27|Still picture display apparatus and external storage device used therein
    同族专利:
    公开号 | 公开日
    CA2037909A1|1991-02-02|
    AU2975992A|1993-02-11|
    AU652868B2|1994-09-08|
    AU6046790A|1991-03-11|
    CN1049729A|1991-03-06|
    KR920701938A|1992-08-12|
    EP0437630B1|1996-08-21|
    HK40797A|1997-04-11|
    AU643693B2|1993-11-25|
    KR960006527B1|1996-05-17|
    ES2090138T3|1996-10-16|
    DE69028195T2|1997-01-23|
    DE69028195D1|1996-09-26|
    CN1022351C|1993-10-06|
    US5327158A|1994-07-05|
    CA2037909C|1994-02-01|
    RU2113727C1|1998-06-20|
    JP2725062B2|1998-03-09|
    EP0437630A4|1993-02-24|
    JPH0363695A|1991-03-19|
    SG82551A1|2001-08-21|
    EP0437630A1|1991-07-24|
    AT141707T|1996-09-15|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS55108073A|1979-02-14|1980-08-19|Nec Corp|Graph conversion unit|
    JPS62244095A|1986-04-16|1987-10-24|Seiko Instr & Electronics|Display unit|
    JPH06292676A|1993-04-12|1994-10-21|Olympus Optical Co Ltd|把持鉗子|CN101447170B|2007-11-27|2011-09-21|上海熙讯电子科技有限公司|一种兼容led显示屏复杂布局布线的方法|US4026555A|1975-03-12|1977-05-31|Alpex Computer Corporation|Television display control apparatus|
    EP0014045B1|1979-01-15|1984-04-11|Atari Inc.|Apparatus for controlling a display|
    US4398189A|1981-08-20|1983-08-09|Bally Manufacturing Corporation|Line buffer system for displaying multiple images in a video game|
    JPS58106592A|1981-12-18|1983-06-24|Hitachi Electronics|Image display|
    US4602286A|1982-01-15|1986-07-22|Quantel Limited|Video processing for composite images|
    JPH0673573B2|1982-10-29|1994-09-21|株式会社セガ・エンタ−プライゼス|ビデオゲーム機における２次元メモリ方法|
    GB2133257B|1982-12-22|1987-07-29|Ricoh Kk|T v game system|
    FR2546017B1|1983-05-11|1986-01-17|Thomson Csf|Procede pour realiser une transformation geometrique sur une image video, et dispositifs mettant en oeuvre ce procede|
    JPS6365951B2|1983-09-30|1988-12-19|Intaanashonaru Bijinesu Mashiinzu Corp||
    US4754270A|1984-02-16|1988-06-28|Nintendo Co., Ltd.|Apparatus for varying the size and shape of an image in a raster scanning type display|
    JPH0562349B2|1984-04-13|1993-09-08|Ascii Corp||
    US4672541A|1984-05-31|1987-06-09|Coleco Industries, Inc.|Video game with interactive enlarged play action inserts|
    JPS61208579A|1985-03-14|1986-09-16|Nippon Telegr & Teleph Corp <Ntt>|Geometric converting coordinate producing circuit|
    US4850028A|1985-09-04|1989-07-18|Canon Kabushiki Kaisha|Image processing method and apparatus therefor|
    JPS62139082A|1985-12-13|1987-06-22|Canon Inc|Image processing device|
    JPH0194388A|1987-10-06|1989-04-13|Konami Co Ltd|Method for controlling picture display of monitor|
    JP2664722B2|1988-05-06|1997-10-22|株式会社リコー|画像処理装置|
    US4895376A|1988-06-17|1990-01-23|Tigers Electronics, Inc.|Interactive video game|JP3253113B2|1991-10-30|2002-02-04|キヤノン株式会社|カラー画像処理装置及びカラー画像処理方法|
    US5831681A|1992-09-30|1998-11-03|Hudson Soft Co., Ltd.|Computer system for processing sound data and image data in synchronization with each other|
    US5459485A|1992-10-01|1995-10-17|Hudson Soft Co., Ltd.|Image and sound processing apparatus|
    US5481275A|1992-11-02|1996-01-02|The 3Do Company|Resolution enhancement for video display using multi-line interpolation|
    US5572235A|1992-11-02|1996-11-05|The 3Do Company|Method and apparatus for processing image data|
    US5596693A|1992-11-02|1997-01-21|The 3Do Company|Method for controlling a spryte rendering processor|
    US5838389A|1992-11-02|1998-11-17|The 3Do Company|Apparatus and method for updating a CLUT during horizontal blanking|
    US5411272A|1992-11-20|1995-05-02|Sega Of America, Inc.|Video game with spiral loop graphics|
    US5752073A|1993-01-06|1998-05-12|Cagent Technologies, Inc.|Digital signal processor architecture|
    WO1994028507A1|1993-05-21|1994-12-08|Sega Enterprises, Ltd.|Image processing device and method|
    US5959596A|1993-06-24|1999-09-28|Nintendo Co., Ltd.|Airline-based video game and communications system|
    US6762733B2|1993-06-24|2004-07-13|Nintendo Co. Ltd.|Electronic entertainment and communication system|
    US6147696A|1993-06-24|2000-11-14|Nintendo Co. Ltd.|Electronic entertainment and communication system|
    BR9405492A|1993-06-30|1999-09-08|Sega Enterprises Kk|Sistema de processamento de imagem e seu processo e sistema eletronico que possui um sistema de processamento de imagem.|
    US5850540A|1993-07-02|1998-12-15|Sony Corporation|Method and apparatus for time-sharing CPU system bus in image generation system|
    JPH07152528A|1993-11-26|1995-06-16|Fujitsu Ltd|画面スクロール装置及び方法|
    US5592609A|1994-10-31|1997-01-07|Nintendo Co., Ltd.|Video game/videographics program fabricating system and method with unit based program processing|
    US5680533A|1994-10-31|1997-10-21|Nintendo Co., Ltd.|Videographics program/video game fabricating system and method|
    US5680534A|1994-10-31|1997-10-21|Nintendo Co., Ltd.|Video game/videographics program fabricating system and method with superimpose control|
    CN1067785C|1994-12-27|2001-06-27|联华电子股份有限公司|近似线性的影像缩小方法及装置|
    US5784047A|1995-04-28|1998-07-21|Intel Corporation|Method and apparatus for a display scaler|
    US6241611B1|1995-05-10|2001-06-05|Nintendo Co., Ltd.|Function expansion device and operating device using the function expansion device|
    TW353171B|1995-05-10|1999-02-21|Nintendo Co Ltd|Manipulator provided with an analog joy stick|
    US6139433A|1995-11-22|2000-10-31|Nintendo Co., Ltd.|Video game system and method with enhanced three-dimensional character and background control due to environmental conditions|
    CN1114891C|1995-05-19|2003-07-16|世雅企业股份有限公司|图象处理装置、方法及设备|
    JP3524247B2|1995-10-09|2004-05-10|任天堂株式会社|ゲーム機およびそれを用いたゲーム機システム|
    JP3544268B2|1995-10-09|2004-07-21|任天堂株式会社|三次元画像処理装置およびそれを用いた画像処理方法|
    US6267673B1|1996-09-20|2001-07-31|Nintendo Co., Ltd.|Video game system with state of next world dependent upon manner of entry from previous world via a portal|
    CN1149465C|1995-10-09|2004-05-12|任天堂株式会社|三维图像显示游戏机系统和三维图像处理方法|
    JPH09167050A|1995-10-09|1997-06-24|Nintendo Co Ltd|操作装置およびそれを用いる画像処理システム|
    US6007428A|1995-10-09|1999-12-28|Nintendo Co., Ltd.|Operation controlling device and video processing system used therewith|
    US6155926A|1995-11-22|2000-12-05|Nintendo Co., Ltd.|Video game system and method with enhanced three-dimensional character and background control|
    US6139434A|1996-09-24|2000-10-31|Nintendo Co., Ltd.|Three-dimensional image processing apparatus with enhanced automatic and user point of view control|
    DE19681169T1|1995-11-10|1998-02-05|Nintendo Co Ltd|Steuerhebeleinrichtung|
    US6022274A|1995-11-22|2000-02-08|Nintendo Co., Ltd.|Video game system using memory module|
    US5802107A|1996-09-13|1998-09-01|Zenith Electronics Corporation|Symbol rotator|
    US6184899B1|1997-03-31|2001-02-06|Treyarch Invention, L.L.C.|Articulated figure animation using virtual actuators to simulate solutions for differential equations to display more realistic movements|
    JP3655438B2|1997-07-17|2005-06-02|任天堂株式会社|ビデオゲームシステム|
    JP3776570B2|1997-08-18|2006-05-17|富士写真フイルム株式会社|画像処理装置およびその処理方法|
    US6712703B2|1998-11-19|2004-03-30|Nintendo Co., Ltd.|Video game apparatus and information storage medium for video game|
    US7445551B1|2000-05-24|2008-11-04|Nintendo Co., Ltd.|Memory for video game system and emulator using the memory|
    US6810463B2|2000-05-24|2004-10-26|Nintendo Co., Ltd.|Gaming machine that is usable with different game cartridge types|
    US7529519B2|2003-02-10|2009-05-05|Leapfrog Enterprises, Inc.|Interactive handheld educational apparatus with stylus|
    WO2005038749A2|2003-10-10|2005-04-28|Leapfrog Enterprises, Inc.|Display apparatus for teaching writing|
    US7837558B2|2004-03-31|2010-11-23|Nintendo Co., Ltd.|Game console and emulator for the game console|
    US7771280B2|2004-03-31|2010-08-10|Nintendo Co., Ltd.|Game console connector and emulator for the game console|
    US8267780B2|2004-03-31|2012-09-18|Nintendo Co., Ltd.|Game console and memory card|
    US8016681B2|2004-03-31|2011-09-13|Nintendo Co., Ltd.|Memory card for a game console|
    US7512287B2|2005-07-25|2009-03-31|Seiko Epson Corporation|Method and apparatus for efficient image rotation|
    KR100724956B1|2005-12-13|2007-06-04|삼성전자주식회사|이동 통신 단말의 배경화면 표시 방법|
    KR100827219B1|2006-07-13|2008-05-07|씨앤에스 테크놀로지|저전력 구조를 갖는 영상 회전 장치 및 방법|
    DE102007042632A1|2007-09-07|2009-03-12|Novomatic Ag|Elektronisches Spielgerät|
    DE102008038420A1|2008-08-19|2010-02-25|Nechiporenko, Igor V.|Vorrichtung zur Bildung der elektronischen Darstellung für die Durchführung eines elektronischen Spiels|
    CN102158026B|2011-04-02|2013-03-13|浙江钱江摩托股份有限公司|一种双转子电机和用双转子电机作动力的混合动力车|
    ES2649095T3|2011-05-03|2018-01-10|Bungie, Inc.|Aparato y método para presentación mejorada de objetos en una simulación interactiva distribuida|
    RU2598790C2|2014-12-08|2016-09-27|Сурен Петросович Буюкян|Видеопроцессор для видеоизмерений|
    法律状态:
    1991-02-21| AK| Designated states|Kind code of ref document: A1 Designated state(s): AU CA KR SU US |
    1991-02-21| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): AT BE CH DE ES FR GB IT LU NL SE |
    1991-03-26| WWE| Wipo information: entry into national phase|Ref document number: 1990911325 Country of ref document: EP |
    1991-03-28| WWE| Wipo information: entry into national phase|Ref document number: 2037909 Country of ref document: CA |
    1991-07-24| WWP| Wipo information: published in national office|Ref document number: 1990911325 Country of ref document: EP |
    1996-08-21| WWG| Wipo information: grant in national office|Ref document number: 1990911325 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP1200073A|JP2725062B2|1989-08-01|1989-08-01|画像処理装置|
    JP1/200073||1989-08-01||DE69028195T| DE69028195T2|1989-08-01|1990-07-26|Bildbehandlungseinheit|
    EP90911325A| EP0437630B1|1989-08-01|1990-07-26|Image processor|
    SU4895252A| RU2113727C1|1989-08-01|1990-07-26|Устройство обработки изображения|
    KR91700337A| KR960006527B1|1989-08-01|1990-07-26|화상처리장치|
    US07/651,265| US5327158A|1989-08-01|1990-07-26|Video processing apparatus|
    HK40797A| HK40797A|1989-08-01|1997-04-03|Image processor|
    [返回顶部]